

# WiNoC 中无线节点和无线链路级 拥塞避免的高效路由器设计

欧阳一鸣<sup>1</sup>, 李 胜<sup>1</sup>, 黄正峰<sup>2</sup>, 梁华国<sup>2</sup>, 安 鑫<sup>1</sup>

(1. 合肥工业大学计算机与信息学院, 安徽合肥 230009;

2. 合肥工业大学电子科学与应用物理学院, 安徽合肥 230009)

**摘 要:** 无线片上网络中, 无线网络拥塞可以分为无线节点级的拥塞和无线链路级的拥塞, 这两种拥塞都会造成网络性能下降. 针对无线节点和无线链路级拥塞, 本文设计了一种拥塞避免的高效无线路由器, 首先提出了节点级的拥塞避免机制, 无线节点通过广播本地拥塞信息相互感知拥塞程度, 避免向拥塞程度较高的无线节点发送数据包; 其次提出了链路级拥塞避免机制, 在无线接口中设计了并行 FIFO, 允许无线接口以流水的方式, 在单个时钟周期内传输一个拥塞信息数据包和三个数据微片, 数学建模证明使用并行 FIFO 至少降低 50% 无线信道竞争频率, 从而避免了无线链路级拥塞, 提高了无线资源利用率. 实验表明本文方案相较普通无线路由器增加了少量的面积, 但是在网络整体性能、无线路由器性能以及功耗方面都取得了不错的优势.

**关键词:** 无线片上网络; 节点级拥塞; 链路级拥塞; 无线信道; 无线接口

**中图分类号:** TP302      **文献标识码:** A      **文章编号:** 0372-2112 (2018)04-0775-08

**电子学报 URL:** <http://www.ejournal.org.cn>      **DOI:** 10.3969/j.issn.0372-2112.2018.04.002

## Design of an Efficient Wireless Router with Congestion-Avoid Capacity in Node-Level and Link-Level

OUYANG Yi-ming<sup>1</sup>, LI sheng<sup>1</sup>, HUANG Zheng-feng<sup>2</sup>, LIANG Hua-guo<sup>2</sup>, AN Xin<sup>1</sup>

(1. School of Computer and Information, Hefei University of Technology, Hefei, Anhui 230009, China;

2. School of Electronic Science & Applied Physics, Hefei University of Technology, Hefei, Anhui 230009, China)

**Abstract:** Wireless network-on-chip (WiNoC) has emerged as a promising paradigm for the multi-core interconnection. However, the congestion problem can severely degrade network performance. There are two kinds of congestion in wireless network, node-level congestion and link-level congestion. To alleviate those problems, a congestion-avoidance wireless router is proposed in this paper. For the node-level congestion, we design a scheme that allows wireless routers to be able to acquire congestion information of each other through broadcasting information in wireless channel. Thereby, wireless router with high congestion degree can be avoided by overlaid data injection. For the link-level congestion, we design a parallel FIFO scheme that allows transmitting three data flits within a single cycle. In addition, a mathematical modeling is established to analyze the performance of parallel FIFO scheme. Experiments show that our work has a better performance in reducing the wireless network congestion and improving wireless resource utilization rate compared to the other WiNoCs.

**Key words:** wireless on-chip network; node-level congestion; link-level congestion; wireless channel; wireless interface

## 1 引言

随着核数目的不断增加, 数据包的平均传输路径变长, NoC 出现了网络延迟高、吞吐率低和高功耗等问

题. 常见 3D NoC<sup>[1]</sup>、光 (Optical) 互连 NoC<sup>[2]</sup> 以及射频 (Radio Frequency, RF) 互连 NoC<sup>[3]</sup> 均受当前制造工艺约束, 研究者们重点研究无线片上网络 (Wireless Network-on-Chip, WiNoC)<sup>[4]</sup>.

文献[5]指出超带宽(Ultra-Wide Band, UWB)天线的传输范围在1mm之内,UWB互连的WiNoC相较NoC投入了很大的面积开销,但是不能实现长距离数据通信.毫米波(mm-wave)天线和碳纳米管(Carbon Nano Tube, CNT)天线传输距离可以达到20mm,因此这两种天线更适合用来建立WiNoC中长距离数据传输的高速通道.文献[6]指出基于CNT工艺的天线设计可以使WiNoC数据传输频率达到THz,但是目前仍需研究CNT天线的尺寸集成度以及可靠性.文献[7,8]证实了基于Zigzag天线和毫米波收发器(mm-wave transceiver)设计的无线接口可以在片上实现,并且具有低延迟和低功耗等优点.

WiNoC中无线节点承载着更多的数据通信任务,因此容易出现无线节点级的拥塞<sup>[9,10]</sup>.针对有线信号造成的无线节点级拥塞问题,文献[9]针对WiNoC提出了一种基于分布式路由算法的流控机制,无线节点出现拥塞时向周边有线节点反馈一个token信号,当周边有线信号需要经过无线节点时,通过token信号值判断是否通过或者绕开.文献[11]提出构建了一种基于NePA阵列的WiNoC,利用y维双向通道疏通整个网络,缓解网络的拥塞程度,提高整个网络的性能.文献[12]设计了一种混合WiNoC拓扑2-Level Hybrid Mesh(2LHM-WiNoC),提出了WFX路由算法减少网络中经过无线节点的数据包,从而避免网络中无线节点拥塞问题.文献[13]针对WiNoC中易出现节点拥塞问题,提出了一种端到端的流控机制,实时向源节点反馈网络中无线节点的拥塞程度,从而动态调整数据包注入率.然而,无线节点之间通过广播进行数据交换,同一个无线节点可能连续接收到多个无线节点传输的数据,这种多对一的传输关系考验着无线节点的处理运算能力.如果不能避免无线信号流向拥塞状态较严重的节点,则会加剧节点的拥塞程度.

基于mm-wave技术的WiNoC中,无线信道是共享资源.同一时刻,只能有一个无线节点可以占用信道进行数据传输.当多个节点同时竞争使用无线信道时,就会产生访问冲突,引起无线链路级的拥塞问题,降低信道利用率和网络的吞吐量.因此如何降低网络中竞争无线资源的频率则是本文的另一个研究点.

本文针对WiNoC中无线节点和无线链路级拥塞问题,在 $10 \times 10$  Mesh拓扑下设计了拥塞避免的高效无线路由器.主要有以下几个创新之处:(1)无线节点根据缓冲区的占用率生成本地拥塞状态数据包,广播该数据包可以实时互相感知拥塞程度.(2)无线节点在相互通信时,优先发送目的无线节点拥塞程度较轻的数据微片,有效避免无线节点之间传输数据造成的节点级的拥塞问题.(3)并行FIFO的设计,允许无线接口采用

流水的方式在单个时钟周期内传输一个拥塞信息数据包和三个数据微片.此设计大幅减少了天线传输周期和信道竞争频率,因此达到缓解无线链路级拥塞目的.

## 2 无线片上网络路由器以及拥塞分析

### 2.1 无线片上网络路由器

图1是传统 $p$ 端口的虚通道(Virtual Channel, VC)路由器架构图,由输入端口,路由计算模块(Routing Computation, RC),虚通道分配器(VC Allocation, VA),交叉开关分配器(Switch Arbitration, SA),输出端口和一个交叉开关模块组成<sup>[14,15]</sup>.WiNoC中,无线节点对应含有无线接口的无线路由器(Wireless Router, WR),相较BR多了一个无线接口(Wireless Interface, WI)端口.




图1 传统P端口路由器架构示意图

WI是WR的重要组成部分,WI由片上天线和无线收发器(Wireless transceiver)组成,如图2.输出缓冲区(Output buffer),串行化器(Serializer),调制器(Modulator),功率放大器(Power Amplifier, PA)组成发送端(Transmitter, TX);低噪放大器(Low Noise Amplifier, LNA),解调制器(Demodulator),解串行化器(Deserializer),输入缓冲区(Input buffer)组成接收端(Receiver, RX).




图2 无线接口架构示意图

### 2.2 节点级拥塞分析

WiNoC中,无线节点承载着更多的数据通信任务,因此WR更容易出现拥塞.图3展示了网络中导致节点拥塞的数据类型,其中(a)与(b)示意来自周边BR节点或者WR节点的有线信号可能会导致BR节点拥塞,

(c) 示意周边 BR 节点的有线信号也会导致 WR 节点出现拥塞. 本文采用文献[9]提出的基于分布式路由算法的流控机制避免上述数据流的出现.




图3 导致节点拥塞的数据流类型图

对比 BR 节点, WR 节点的数据流不仅来自周边 BR 节点, 还有网络中其他 WR 节点传输无线信号. 如图 3 中 (d) 展示了无线信号也可能导致 WR 节点出现拥塞. 无线节点之间的通信更为复杂, 如果不能及时避免无线信号发往已经拥塞的 WR 节点, 则会加剧 WR 节点的拥塞状态, 影响到整个网络的吞吐量. 本文提出了一种无线节点级的拥塞避免机制, 无线节点避免广播目的无线节点已经拥塞的数据包, 以此避免无线信号造成的节点级拥塞问题.

### 2.3 无线链路级拥塞分析

无线信道是共享资源, 当网络中多个无线节点同时竞争使用无线信道时, 就会产生访问冲突引起无线链路级的拥塞. 基准 VC 路由器为了避免缓存压力, 采用虫孔交换技术, 一个数据包被分割成为一个头微片 (Head Flit), 数个数据微片 (Body Flit) 和一个尾微片 (Tail Flit), 并且以微片 (Flit) 大小作为网络流控单位, 一般为 16 位或者 32 位. WI 每发送一个 Flit, 就需要竞争一次无线信道.

不管使用半导体硅工艺还是碳纳米管工艺, 片上天线的数据传输速率都将达到数百 Gbps<sup>[16]</sup>. 单个时钟周期内我们可以利用片上天线传输更多的数据, 进而降低网络中竞争无线信道的频率. 文献[17]提出在 WI 中将所有 Flit 封装成为一个无线数据包, 再通过片上天线一次性传输, 可以降低信道竞争频率, 提高信道竞争成功率, 并且降低大量传输功耗. 但是 WI 在进行数据包封装和封装时, 需要很大的缓存容量和功耗开销.

当芯片时钟频率为 1GHz, 网络流控位宽为 16bit, 片上天线数据传输速率 64Gbps 时, 片上天线在一个芯片时钟周期  $T$  内可以传输 4 个 16bit 的数据<sup>[18]</sup>. 本文提出了无线链路级的拥塞避免机制, 在 WI 中设计了并行 FIFO, WR 每竞争到一次无线资源, 便采用流水的方式读取 4 个 16bit 数据, 并且通过片上天线传输出去, 以此缓解了网络出现无线链路级的拥塞问题.

## 3 拥塞避免的高效无线路由器设计

### 3.1 拥塞避免的高效无线路由器整体设计

本文以  $10 \times 10$  Mesh 拓扑<sup>[19]</sup>为例, WR 节点的位置分别为 (2,2), (2,7), (7,2), (7,7).

图 4 为本文设计的 WR 架构图, 本文在 WI 中添加了 VC Selector 模块, 拥塞信息生成模块 (Generate Congest Information Module, GCI), 优先发送仲裁模块 (Priority Send Arbitration Module, PSA), TX 端口逻辑上分成三个独立的 VC, WI 中输入输出缓冲区均采用并行 FIFO. 同时在 WI 中添加了两个 16bit 的 Buffer, CIPo 存储本地的拥塞信息数据包 (Congest Information Packet, CIP), CIPi 存储 RX 端接收其他 WR 广播的 CIP.




图4 WR架构图

其中, GCI 和 PSA 用于实现无线节点级的拥塞避免机制. GCI 根据 WI Input Buffer 中存放 Flit 个数生成本地 CIP, 并且存储到 CPBo 中. PSA 有两个作用: (1) 当 WI 竞争到无线信道资源时, PSA 根据其他无线节点拥塞程度, 响应目的无线节点拥塞程度最轻的 VC 请求, 并在 CPBo 中的本地 CIP 广播结束后选通该 VC 通过天线发送数据包. (2) WI 没有竞争到无线信道资源时, RX 端接收其他节点广播的数据, 将接收到的 CIP 存储到 CPBi 中, 其余 Flit 根据目的地址是否与本地匹配选择存储到 Input Buffer 中或者丢弃, PSA 从 CPBi 中读取 CIP 并解析出此刻其他 WR 的拥塞状态, 以便 WI 竞争到无线资源时作出正确决策.

此外, 本文方案对 WR 的 VA 模块功能做出了扩展, 数据包需要经过 WI 传输时, VA 根据目的 WR 地址给出该数据包在 WI 中的存储位置 (Virtual Channel Identify, VCid), 并且将该 id 写入数据包头 Flit 的 VCid 域.

### 3.2 无线节点级拥塞避免方法设计

针对无线信号造成了节点拥塞, 本文提出无线节点级的拥塞控制机制, 由 GCI 和 PSA 模块组成.

#### 3.2.1 GCI 设计

本文使用无线接口 Input Buffer 中已经存放的 Flit

数目实时表示网络中某个节点中无线接口的拥塞状态,图5为GCI内部逻辑结构,由一个计数器Counter,拥塞数据包生成器(Congest Packet Generator)组成.图中虚线框为CIP的组成部分,前8位表示当前WR地址域,后8位为当前WI Input Buffer拥塞状态域,拥塞状态域值即是当前WI的RX端Buffer中已经存储的Flit个数.




图5 GCI内部逻辑结构示意图

Counter统计WI中Input Buffer已经存放的Flit数目,当Input Buffer输入一个Flit时,Counter加1;当Input Buffer输出一个Flit时,Counter减1. Congest Packet Generator根据Counter的值生成本地CIP,并且存储到CPBo中.

### 3.2.2 PSA 以及 VC Selector 设计

如图6中(a)所示,VC Selector模块位于WI的TX端口.TX端分成三个相互独立的 $VC_i (i=0,1,2)$ ,每个VC对应一个独立的缓冲区.当Flit进入WI的TX端时,VC Selector会根据Head Flit的VCid域值选通对应的 $VC_i$ .

图6(b)为PSA模块内部逻辑结构,其中,管理拥塞信息(Manager Congest Information, MCI)模块解析RX端接收的CIP,将拥塞状态信息写入拥塞信息表(Congest\_inf table)中;拥塞节点比较器(Congest Node Comparator, CNC)模块从Congest\_inf Table中读取Congest\_inf,比较其余WR的拥塞程度.




图6 VC Select和PSA内部逻辑结构设计

当WR竞争无线信道资源失败时,RX端将接收其他WR广播的无线信号,并把接收到的CIP写入CPBi中,MCI模块从CPBi中读取解析该数据包的地址域和

拥塞状态域,并将Congest\_inf写入Congest\_inf Table中.

当WR竞争无线信道资源成功,CNC模块收到多个 $VC_{i\_req}$ 信号时,CNC从Congest\_inf Table读取目的WR的Congest\_inf,并且比较拥塞程度,决策出目的WR拥塞程度最轻的Flit所在的 $VC_i$ ,给出授权信号 $VC_{i\_gnt}$ .这里本文方案规定当CNC检测到某个WR的WI Input Buffer剩余容量低于3个Flit时,并禁止向该WR发送Flit.

为了避免拥塞程度较高的WR没有Flit需要通过WI广播发送,其他WR中的Congest\_inf迟迟得不到更新而出现决策错误.本文规定,WR检测到自身Input Buffer剩余容量低于3个Flit大小时,即使当前时刻仍然没有Flit需要使用无线传输,该WR也会竞争无线资源,用来广播本地CIP并且直到竞争成功.

### 3.3 无线链路级的拥塞避免机制设计

本文提出无线链路级的拥塞避免机制,设计了并行FIFO作为WI中的缓冲区,同一个VC中相邻的三个Flit并行存储在三个独立的FIFO中,片上天线采用流水线机制分时传输CIP和从并行FIFO中读取的三个Flit.通过充分利用无线资源降低网络中无线信道竞争频率,缓解无线链路级的拥塞问题.

#### 3.3.1 并行FIFO设计

图7为TX端并行FIFO逻辑结构,该缓冲区由三个独立的存储模块B2、B1、B0组成,每个模块都是相同的双端口RAM构成的FIFO.并行FIFO的读写操作由读逻辑(Read Logic)与写逻辑(Write Logic)控制,采用低位交叉编址.




图7 并行FIFO设计逻辑图

WR发往无线接口TX端某个 $VC_i$ 的Flit按先后顺序依次存放到B0、B1、B2中,并行FIFO控制器检测到B2模块中存有Flit或者 $VC_i$ 中最后一个存储的是尾Flit时,读逻辑便向CNC模块发出 $VC_{i\_req}$ 信号.

图8(a)展示了当WR竞争到无线资源时,WI对CPBo与并行FIFO执行读操作的时序关系图.0T时刻执行CPBo的读操作,接收到CNC模块 $VC_{i\_gnt}$ 响应信号的 $VC_i$ 并行FIFO Controller,在 $1/4T$ 后执行B0读操作,

$2/4T$  时执行 B1 读操作,  $3/4T$  时执行 B2 读操作. 下一个时钟周期, 每隔  $1/4T$  就会有 16bit 的数据信息到达片上天线, 图 8(b) 显示了片上天线传输数据流水图, CIP 数据包在  $1/4T$  内传输结束; 数据微片 A0 刚好从  $VC_{i, B0}$  中读取出来,  $2/4T$  时 A0 传输结束; 此时从  $VC_{i, B1}$  中读取的 A1 随即通过片上天线, 如此往复. 本文 WI RX 端并行 FIFO 设计与 TX 端相同, 只是执行读写操作的时序关系和深度略有差别, 本文在此不做详细分析.




图 8

### 3.3.2 无线链路级拥塞避免建模分析

如果一个含有  $f$  个 Flit 的数据包 P 需要利用片上天线完成数据传输, 其他未使用本文方案的 WiNoC 中需占用无线信道的时间为  $T_{\text{other}} = f \times T$ , 而在本文方案下的 WiNoC 中需要占用的时间为  $T_{\text{proposed}} = (\lfloor \frac{f}{3} \rfloor + X) \times T$ , 其中当  $\text{Mod}(\frac{f}{3}) = 0$  时,  $X = 0$ ; 当  $\text{Mod}(\frac{f}{3}) \neq 0$  时,  $X = 1$ .

对两种 WiNoC 进行数学建模分析, 假设  $N$  个随机数据包  $P_i$  ( $i$  取值在 0 到  $N-1$  之间) 分别在两种 WiNoC 使用片上天线进行传输, 数据包  $P_i$  中 Flit 的个数  $f_i$ , 数据包平均 Flit 个数  $f = \frac{1}{N} \sum_{i=0}^{N-1} f_i$ . 那么可以得出式(1)和(2):

$$T_{\text{other}} = T \times \sum_{i=0}^{N-1} f_i \quad (1)$$

$$T_{\text{proposed}} = T \times \sum_{i=0}^{N-1} \left( \left\lfloor \frac{f_i}{3} \right\rfloor + X_i \right) \quad (2)$$

由于每个数据包中 Flit 的个数随机, 式(2)中  $x$  取值的概率分布如式(3)和(4):

$$P\{X_i = 0\} = P\left\{\text{Mod}\left(\frac{f_i}{3}\right) = 0\right\} = \frac{1}{3} \quad (3)$$

$$P\{X_i = 1\} = P\left\{\text{Mod}\left(\frac{f_i}{3}\right) \neq 0\right\} = \frac{2}{3} \quad (4)$$

同等网络规模下, 当需要通过片上天线传输的数据包注入率相同时, 本文方案下的 WiNoC 网络与其它 WiNoC 使用无线信道的时间比值  $R$  可以表式天线资源的高效利用率, 式(5)即为比值  $R$ . 比值  $R$  越小, 说明本文方案下的 WiNoC 占用无线信道的时间减少越多, 竞争无线信道资源的次数越少.

$$R = \frac{T_{\text{proposed}}}{T_{\text{other}}} = \frac{\left\{ T \times \sum_{i=0}^{N-1} \left( \left\lfloor \frac{f_i}{3} \right\rfloor + X_i \right) \right\}}{T \times \sum_{i=0}^{N-1} f_i} \quad (5)$$

由全概率公式将式(3)(4)代入式(5)并化简得:

$$\begin{aligned} R &= \frac{\left\{ T \times \sum_{i=0}^{N-1} \left( \left\lfloor \frac{f_i}{3} \right\rfloor + 0 \right) \right\} P\left\{\text{Mod}\left(\frac{f_i}{3}\right) = 0\right\}}{T \times \sum_{i=0}^{N-1} f_i} \\ &+ \frac{\left\{ T \times \sum_{i=0}^{N-1} \left( \left\lfloor \frac{f_i}{3} \right\rfloor + 1 \right) \right\} P\left\{\text{Mod}\left(\frac{f_i}{3}\right) = 1\right\}}{T \times \sum_{i=0}^{N-1} f_i} \\ &= \frac{\left\{ T \times \sum_{i=0}^{N-1} \left( \left\lfloor \frac{f_i}{3} \right\rfloor + 0 \right) \right\} + 2 \times \left\{ T \times \sum_{i=0}^{N-1} \left( \left\lfloor \frac{f_i}{3} \right\rfloor + 1 \right) \right\}}{3T \times \sum_{i=0}^{N-1} f_i} \\ &= \frac{3 \times \sum_{i=0}^{N-1} \left\lfloor \frac{f_i}{3} \right\rfloor + 6 \times \sum_{i=0}^{N-1} 1}{9 \times \sum_{i=0}^{N-1} f_i} = \frac{1}{3} + \frac{2}{3f} \quad (6) \end{aligned}$$

由式(6)可以看出, 占用信道时间周期的比值  $R$  与数据包平均 Flit 个数  $f$  有关:

(1) 本文 2.1 节指出数据包至少有 3 个 Flit 组成, 当  $f = 3$  时, 此时所有  $f_i$  均为 3, 即所有  $X_i$  均为 0, 代入式(5)得  $R = 0.333$ , 本文方案的信道传输周期相较普通 WiNoC 减少 66.7%;

(2) 当  $f > 3$  时, 对式(6)求导得:  $\frac{dR}{df} = -\frac{2}{3f^2}$ , 可以看出比值  $R$  与  $f$  的增大成反比, 即随着  $f$  值的增大,  $R$  值越来越小, 表明本文方案占用信道周期越来越少. 当  $f = 4$  时,  $R = 0.50$ , 表明本文方案的信道传输周期相较普通 WiNoC 减少 50.0%. 极限情况下, 即  $f$  趋于无穷大时, 本文方案的信道传输周期相较普通 WiNoC 减少 66.7%.

## 4 实验

### 4.1 实验建立

本文实验主要从网络整体性能, 面积开销和功耗四个方面进行分析. 方案 1 是传统 NoC; 方案 2、3 和 4 的拥塞控制方案不同的同种架构 WiNoC, 方案 2 采用文献[13]设计的 2LHM-WiNoC 缓解无线链路级的拥塞问题; 方案 3 采用使用文献[9]提出的分布式路由算法的流控机制对无线节点的拥塞问题进行控制; 方案 4 采用本文设计的无线节点级和无线链路级的拥塞避免机制.

### 4.2 网络和 WR 整体性能

基于 Noxim<sup>[20]</sup> 扩展的实验仿真平台, 在标准模式 (uniform) 和热点模式 (hotspot) 两个通信模式下, 对网

络的平均延时和吞吐量做出实验分析.

图 9(a)(b) 显示了标准模式和热点模式下, 随着网络注入率的增加, 4 种方案延时的比较. 从图中我们可以看出, 三种 WiNoC 相较 NoC 都有着更低的平均延迟, 这主要是因为 WiNoC 中的数据包平均传输跳数更短. 在注入率很低时, 网络中还不会出现拥塞, 故 3 种 WiNoC 对应的曲线几乎重合. 随着注入率的不断增大, 网络中无线节点出现拥塞的几率变大, 此时, 3 种 WiNoC 的延时都越来越大, 但方案 3 和方案 4 的增长趋势较为缓慢, 方案 4 性能最好. 方案 2 使用 WFX 路由算法限制了一部分数据包使用无线资源, 虽然缓解了无线节点级拥塞并且降低了无线信道竞争频率, 但数据包平均跳数变多, 故性能较差. 方案 4 充分利用了无线资源, 还解决了无线信号造成的节点级拥塞和无线链路级拥塞问题, 因此性能最好.




图9 实验对象在不同通信模式下平均延迟

图 10(a)(b) 显示了标准模式和热点模式下, 随着网络注入率的增加, 4 种方案吞吐率的比较. 同样, 三种 WiNoC 较 NoC 都有着更高的平均吞吐量, 方案 4 的吞吐量最高. 可以看出方案 3 和方案 4 整体吞吐量较高, 方案 1 和方案 2 在注入率 0.2 Flit/node/cycle 时, 网络吞吐量增长趋势就变得缓慢, 方案 3 和方案 4 在注入率 0.25 Flit/node/cycle 才达到饱和状态, 这是由于随着注入率的增大, 网络中拥塞状态越来越严重, 但是方案 3 和方案 4 允许相对较多的长距离数据包使用无线传输捷径.

### 4.3 面积开销及功耗

Zig-Zag 天线面积大约为  $0.19\text{mm}^2$ , mm-wave transceiver 面积大约为  $0.16\text{mm}^2$ <sup>[9,17]</sup>, 本文使用 Synopsis Design Compiler 实验工具, 通过 Verilog HDL 语言描述相




图10 实验对象在不同通信模式下吞吐量

关硬件逻辑, 结合使用 ModelSim10.2c 进行功能和结构仿真, 在 45nm 工艺下得出表 1 和表 2 所示的实验对象中路由器面积和功耗开销.

表 1 路由器面积

Network type	Area overhead/ $\mu\text{m}^2$		
	Baseline Router	Wireless Router	Additional Wireless Interface
方案 1	49987	×	×
方案 2	49987	71024	×
方案 3	50519	59001	×
方案 4	51127	60158	12539

表 1 为几种 WiNoC 中 BR 和 WR 的面积开销. 可以看出, 4 种 WiNoC 中的 BR 面积开销差别几乎可以忽略不计. 本文提出的方案中 WR (不包括 WI 的改动) 面积相对方案 2 降低了 15.29%, 相对方案 3 增加了 1.96%, 主要原因是本文方案在 WR 中没有太大的改动, 而方案二的 WR 是 9 端口的, 因此本文方案较方案二低, 和方案三差不多.

表 2 功耗开销

Network type	WR Power Overhead/mW	
	Static Power	Dynamic Power
方案 1	×	×
方案 2	37.1	76.55
方案 3	33.9	71.12
方案 4	31.6	65.88

本文方案的设计增大了 WR 以及 WI 的面积开销,但是本文方案的无线节点传输相同规模的数据包,占用无线信道的周期至少减少了 50%,并且有效缓解了无线信号造成的节点级拥塞问题和无线链路级拥塞问题,因此本文方案中单个 WR 的静态功耗相对方案 2 降低了 14.83%,相对方案 3 降低了 6.73%,动态功耗相对方案 2 降低了 13.94%,相对方案 3 降低了 7.34%,如表 3 所示. 本文方案在 WI 中添加了节点级的拥塞控制功能模块,修改了 FIFO,因此增加了额外  $12539\mu\text{m}^2$  的面积开销,其中改动之后并行 FIFO 的面积开销为  $7631\mu\text{m}^2$ ,相对没有改动之前增加了  $1214\mu\text{m}^2$ . 在运行 4000 周期中,本文方案下的并行 FIFO 设计,相对没有改动之前增加了 0.51mW 静态功耗和 0.93mW 动态功耗. 考虑到整个网络性能和功耗的优势,整个网络中少数节点的面积增大带来的影响是可以接受的.

## 5 总结

WiNoC 的网络拓扑较为复杂,无线信道只是作为长距离数据包传输的高速通道. 作为共享资源的无线网络,拥塞问题可划分为无线节点级和无线链路级,本文针对上述拥塞问题,设计一种拥塞避免的高效无线路由器. 首先提出了节点级的拥塞避免机制,无线节点通过广播本地拥塞信息相互感知拥塞程度,避免向拥塞程度较高的无线节点发送数据包;其次提出了链路级拥塞避免机制,在无线接口中设计了并行 FIFO,允许无线接口以流水的方式,在单个时钟周期内传输更多的数据,通过减少信道传输周期,降低无线信道竞争频率. 数学建模和实验分析均证实了本文方案提供了更好的网络性能.

## 参考文献

- [1] Loi I, Angiolini F, Benini L. Supporting vertical links for 3D networks-on-chip: toward an automated design and analysis flow [A]. Proceedings of the 2nd International Conference on Nano-Networks [C]. ICST (Institute for Computer Sciences, Social-Informatics and Telecommunications Engineering), 2007. 15.
- [2] Shacham A, Bergman K, Carloni L P. Photonic networks-on-chip for future generations of chip multiprocessors [J]. IEEE Transactions on Computers, 2008, 57(9): 1246 - 1260.
- [3] Chang M F, Cong J, Kaplan A, et al. CMP network-on-chip overlaid with multi-band RF-interconnect [A]. 14th International Symposium on High Performance Computer Architecture [C]. IEEE, 2008. 191 - 202.
- [4] Deb S, Ganguly A, Chang K, et al. Enhancing performance of network-on-chip architectures with millimeter-wave wireless interconnects [A]. ASAP 2010-International Conference on Application-specific Systems, Architectures and Processors [C]. IEEE, 2010. 73 - 80.
- [5] Zhao D, Wang Y. SD-MAC: Design and synthesis of a hardware-efficient collision-free QoS-aware MAC protocol for wireless network-on-chip [J]. IEEE Transactions on Computers, 2008, 57(9): 1230 - 1245.
- [6] Deb S, Ganguly A, Pande P P, et al. Wireless NoC as interconnection backbone for multicore chips: Promises and challenges [J]. IEEE Journal on Emerging and Selected Topics in Circuits and Systems, 2012, 2(2): 228 - 239.
- [7] Floyd B A, Hung C M. Intra-chip wireless interconnect for clock distribution implemented with integrated antennas, receivers, and transmitters [J]. IEEE Journal of Solid-State Circuits, 2002, 37(5): 543 - 552.
- [8] Yu X, Sah S P, Deb S, et al. A wideband body-enabled millimeter-wave transceiver for wireless network-on-chip [A]. 54th International Midwest Symposium on Circuits and Systems (MWSCAS) [C]. IEEE, 2011. 1 - 4.
- [9] Deb S, Chang K, Ganguly A, et al. Design of an efficient NoC architecture using millimeter-wave wireless links [A]. International Symposium on Quality Electronic Design [C]. IEEE, 2012. 165 - 172.
- [10] Murray J, Wettin P, Kim R, et al. Thermal hotspot reduction in mm-Wave wireless NoC architectures [A]. International Symposium on Quality Electronic Design [C]. IEEE, 2014. 645 - 652.
- [11] Wang C, Hu W H, Bagherzadeh N. A wireless network-on-chip design for multicore platforms [A]. Parallel, Distributed and Network-Based Processing (PDP), 2011 19th Euromicro International Conference on [C]. IEEE, 2011. 409 - 416.
- [12] Wang L, Zhihai, Lv P, et al. On an overlaid hybrid wire/wireless interconnection architecture for network-on-chip [J]. International Journal of Advanced Computer Science & Applications, 2014, 5(4): 168 - 174.
- [13] Wang L, Wang Z, Jiang Y. Flow control mechanism for wireless network on-chip [A]. Tenth International Conference on Information Technology: New Generations [C]. IEEE, 2013. 483 - 488.
- [14] 欧阳一鸣, 陈义军, 梁华国, 等. 一种故障通道隔离的低开销容错路由器设计 [J]. 电子学报, 2014, 42(11): 2142 - 2149.  
OUYANG Yi-ming, CHEN Yi-jun, LIANG Hua-guo, et al. Design of a low-overhead fault channel isolated fault-tolerant router [J]. Acta Electronica Sinica, 2014, 42(11): 2142 - 2149. (in Chinese)
- [15] 欧阳一鸣, 张一栋, 梁华国, 等. 三维片上网络故障及拥塞感知的容错路由器设计 [J]. 电子学报, 2013, 41(5):

- 912 – 917.  
 OUYANG Yi-ming, ZHANG Yi-dong, LIANG Hua-guo, et al. A fault-tolerant design of congestion-aware router in three-dimensional network-on-chip [J]. Acta Electronica Sinica, 2013, 41(5) :912 – 917. ( in Chinese)
- [16] Hu W H, Wang C, Bagherzadeh N. Design and analysis of a mesh-based wireless network-on-chip[J]. The Journal of Supercomputing, 2015, 71(8) :483 – 490.
- [17] Dai P, Chen J, Zhao Y, et al. A study of a wire-wireless hybrid NoC architecture with an energy-proportional multicast scheme for energy efficiency[J]. Computers & Electrical Engineering, 2015, 45(C) :402 – 416.
- [18] Catania V, Mineo A, Monteleone S. Improving the energy efficiency of wireless network on chip architectures through online selective buffers and receivers shutdown [A]. 13th Consumer Communications & Networking Conference(CCNC) [C]. IEEE, 2016. 668 – 673.
- [19] 黎建华, 吴宁, 胡永良, 等. 一种自适应的混合型无线 NoC 拓扑结构 [J]. 电子学报, 2016, 44(6) : 1420 – 1428.  
 LI Jian-hua, WU Ning, HU Yongliang, et al. An adaptive hybrid wireless NoC topology structure[J]. Acta Electronica Sinica, 2016, 44(6) :1420 – 1428. ( in Chinese)
- [20] Catania V, Mineo A, Monteleone S, et al. Noxim: An open, extensible and cycle-accurate network on chip simulator[A]. International Conference on Application-Specific Systems, Architectures and Processors [C]. IEEE, 2015. 162 – 163.

#### 作者简介



欧阳一鸣 男, 1963 年生, 博士, 教授, 中国计算机学会高级会员, 研究方向: 片上网络 (NoC) 与片上系统 (SoC), 嵌入式系统的综合与测试, 数字系统设计自动化.  
 E-mail: oyymbox@163.com



李 胜 男, 1993 年生, 硕士研究生, 研究方向: 片上系统以及片上网络容错方法, 无线片上网络.  
 E-mail: 15256966038@163.com